硬件配置：

1、實驗開發系統的組成：主系統（基礎平臺）+核心板+擴展模塊

2、主系統（基礎平臺）配置

1）、★KX_USB-Blaster2型雙功能編程器

2）、★多功能重配置型高效率實驗控制電路選擇十余種面向不同實驗需要的針對FPGA目標芯片的硬件電路連接結構。

3）、8051軟核處理器(基于商業級全兼容MCS-51單片機IP核。

4）、★5功能智能邏輯筆：可顯示高電平、低電平、中電平、高阻態、脈沖信號。注意有“高阻態”測試功能。

5）、★ 獨立的標準時鐘頻率20個。20MHz、5MHZ 、2.5Mhz、 1.25MHZ、 625kHZ、 65536HZ、 32768HZ 、16384HZ、 4096HZ 、1024HZ 、512HZ 、256HZ、 128HZ 、64HZ、16HZ、 8HZ 4HZ、 2HZ 、1HZ、0.5HZ，從低到高21組時鐘可供選擇。

6）、電源有自動保護的+5V，+12V、-12V、、+3.3V、2.5V+、1.2V。

7）、8個LED放光二級管，8個撥碼開關，揚聲器。

8）、DDS信號輸出口及幅度、偏移調諧。

9）、6個標準可擴展IO十芯座，1個十四芯座；4組可擴展模塊座，1個可擴展DDS模塊座、一個可擴展7寸彩屏液晶座；

10）、CPLD3032

11）、尺寸：18*4.7共三塊面模板，共720P*3個孔，

12)、★含掃描的智能譯碼電路模塊，12個按鍵、其中按鍵可切換成脈沖式、高低電平式、輸出4位二進制式電路模式，8數碼可切換成直通非譯碼動態掃描式、智能BCD譯碼、16進制譯碼；16個發光二極管（專利）；

2、核心適配板

技術指標：

1)、EP4CE10E22C8，10320個可編程邏輯宏單元、423936個SRAM存儲單元、2個鎖相環）。

2)、4M FPGA專用配置存儲器EPCS4。

3)、5個單脈沖按鍵；揚聲器。

4)、20MHz有源晶體振蕩器1個和20M無源晶振1個，用于驅動FPGA中的2個鎖相環。

5)、VGA、PS/2 鼠標/鍵盤接口、USB供電輸入口。

6)、字符液晶接口；3.3V、2.5V、1.2V電源。

7)、JTAG標準下載口；40X2芯擴展接口。

4、提供的軟件資源

1、產品相關的專利證書

1、基本軟件：1）Quartus II 13.1正版軟件；2）8051單片機IP核；3）Nios II軟件；

2、實驗配套資源：提供相關的實驗指導書，組成原理實驗指導書、提供相應PPT課件、PDF教學文檔等。提供擴展板原理圖。實驗指導書及其電子版。

3、★配套教程 潘松 教材

（1）科學出版社《EDA技術實用教程》VHDL/VerilogHDL

(2)清華大學出版社出版的《EDA技術與VHDL/VerilongHDL》（可自行訂購）。