目前我國絕大多數本科數字電路課程完成后的學生獲得的僅為基于74系列器件的基礎數字邏輯認知，和一些驗證性數字電路設計常識，自主設計乃至創新設計完全談不上。然而社會對本科人才的要求并未因此而有所降低。圖5-1是美國密西根大學本科一年級學生在教師的指導下完成的復雜數字系統設計：PS2鍵盤控制的電子琴設計，演奏中五線譜樂符在VGA上顯示；清華大學本科二年級學生自主設計的全數字立體聲播放系統，音量和歌曲通過接口于FPGA的PS/2鍵盤調協和選擇，含VGA控制顯示

主系統資源：

★ 此系統在確保完成傳統數字電路實驗的前提下，通過所提供的平臺使實驗者的自主設計水平和自主創新能力最大程度的提高成為可能。系統分為兩大可互為支持的實驗區：

一、基于傳統的手工設計技術之原理驗證與原理設計性實驗區；

★ 原理驗證與原理設計性實驗區中主要通過數字電路傳統實驗方法，如利用接插線的方法使用74系列數字器件完成傳統的實驗。但為了能與自主設計與自主創新平臺有機融合，此區域的接插線方式有3種：

1、主板帶插孔的傳統接插線方式；

2；主板帶插針的高速線方式；

3、排線座與排線方式。從而可使實驗者從傳統實驗項目向自主設計的創新實驗實現無縫過渡！

二、基于現代自動設計技術之自主設計與自主創新實驗區。

★ 自主設計與自主創新實驗區主要由含20萬邏輯門的CycloneII新型大規模FPGA EP2C5構成。它包含4608個LEs、5064個觸發器、12萬個可編輯RAM/ROM存儲單元、2個參數可設置型嵌入式鎖相環（可倍頻至400MHz）、26個9bit乘9bit可編輯數字乘法器。在QuartusII設計平臺中含有幾乎所有類型的74系列器件的庫。具體使用和實驗方法，包括在FPGA上完成傳統74系列器件構成的實驗方法，以及傳統實驗向創新實驗過渡的方法都可參考科學出版社的《數字電子技術與數字系統》一書。

硬件配置：

一、傳統實驗配置：

1、模板由2mm具有良好電磁兼容性的雙層SX8200-J板構成。

集成電路插座（若干8P、14P、16P、20P、28P、40P等）、并配有74系列芯片，三組高、中、低蜂鳴器模塊、電位器等。

標配傳統器件有：74164、74165、74191、7474、74138、7448、74148、74393

2、電源有自動保護的+5V，+12V、-12V、、+3.3V、+1.2V（用于FPGA）。

3、通過鎖相環可獲得的時鐘頻率有10M-400MHz；通過DDS函數信號發生器可獲得0.05Hz至15MHz之間任何頻率，步進精度0.03Hz；通過標準時鐘可獲得標準時鐘頻率：0.5Hz、1Hz、4、8、16、64、128、256、512、1024、4096、32768、65536、312.5、1.25M、2.5M、5M、10M、20MHz等19個頻率。

4、配有20P、16P、14P，專用插孔的IC座，并配有專用插線

二、基于自動設計技術的自主設計配置：

1、DDS函數信號發生器。

◆等精度頻率計特性：頻率測試范圍0.1Hz~270MHz，全程精度恒為1/100000 ，TTL電平輸入測占空比（精度0.1%）和脈寬（精度0.001微秒）計數最高速率270MHz，可控制計數、停止、清零

◆波形輸出：正弦波、矩形波、三角波、鋸齒波、梯形波、任意波、李薩如圖形信號輸出

◆掃頻特性：掃頻方式有：線性內部、線性外部、對數內部、對數外部共4種掃描方式。掃頻過程中同步顯示輸出頻率，并可隨時停止掃描，并顯示出該點頻率，暫停后又可繼續掃描。掃描范圍：在0.03Hz~15MHz，在此范圍內，掃描起始與終點、掃描速率（10s~100μs，

◆調制信號：調制類型有：幅度調制AM，頻率調制FM、相位調制PM。調制深度0% ~ 99%、幅度鍵控ASK相位鍵控PSK、頻率鍵控FSK。

2、嵌入式邏輯分析儀�？衫幂d于DDS函數信號發生器中的嵌入式邏輯分析儀SignalTapII對實驗模塊進行實時測試，引導學生與工程實際0接觸。

3、兩個4位BCD碼和HEX十六進制碼發生器；12個高低電平發生開關、4X4控制鍵盤、16個沒有任何毛刺，及純凈的的單脈沖發生（琴鍵式）鍵。

4、16個發光管、兩個7段顯示的數碼、6個帶BCD/HEX16進制碼譯碼器的數碼管、2個可發出BCD/HEX輸出碼的控制鍵

5、4行X20字液晶屏。

6、USB-Blaster編程器一個、ByteBlasterMV編程模塊一個。

7、5功能智能邏輯筆一個：測高電平、低電平、中電平、高阻態、脈沖。

8、AD、雙通道DAC,實驗模塊，以及直流電機和步進電機等。

8、74系列快速實驗經典器件模塊

9、提供與科學出版社20011年10月出版的《數字電子技術基礎》所有實驗全配套

3類實驗項目：

1、利用傳統器件（如74系列器件）以傳統的方式完成數字電路實驗。KX_DG3提供完成所有此類實驗的平臺；

2、作為向自主設計平臺過渡訓練，利用QuartusII在FPGA上重復完成以上所有傳統數字電路實驗，但利用先進的時序仿真器來測試電路模型，包括競爭冒險現象等等（方法可參考科學出版社的《數字電子技術與數字系統》）；

3、利用DDS函數信號發生器、QuartusII、時序仿真工具、嵌入式邏輯分析儀SignalTapII、在系統讀寫器In-System Memory Content Editor等，實現自主設計，培養自主設計和自主創新能力。使學生在數字電路學習階段就能在原理認知、動手能力、實踐水平和創新意識方面較之傳統實驗方式的訓練有質的飛躍，為后期的學習打好堅實的理論與實踐基礎。

基于EDA技術的實驗：（部分）

1、3-8譯碼器構成1位全加器

2、基于CASE語句的3-8譯碼器構成1位全加器

3、1位全加器設計

4、16進制數至7段LED顯示譯碼器

5、抖動消除電路設計

6、基于74161的12進制計數器

7、基于廣義譯碼器的計數器

8、基于廣義譯碼器的12進制計數器

9、基于一般模型的異步預置型12進制計數器

10、基于一般模型的抗干擾型10進制計數器

11、基于一般模型的可預置型計數器