★ 自主設計與自主創新實驗區主要由含20萬邏輯門的CycloneII新型大規模FPGA EP2C5構成。它包含4608個LEs、5064個觸發器、12萬個可編輯RAM/ROM存儲單元、2個參數可設置型嵌入式鎖相環（可倍頻至400MHz）、26個9bit乘9bit可編輯數字乘法器。在QuartusII設計平臺中含有幾乎所有類型的74系列器件的庫。具體使用和實驗方法，包括在FPGA上完成傳統74系列器件構成的實驗方法，以及傳統實驗向創新實驗過渡的方法都可參考科學出版社的《數字電子技術與數字系統》一書。

硬件配置：

傳統實驗配置：

1、模板由2mm具有良好電磁兼容性的雙層SX8200-J板構成。

集成電路插座（若干8P、14P、16P、20P、28P、40P等）、蜂鳴器模塊、電位器等。

2、電源有自動保護的+5V，+12V、-12V、、+3.3V、+1.2V（用于FPGA）。

3、通過鎖相環可獲得的時鐘頻率有10M-400MHz；通過DDS函數信號發生器可獲得0.05Hz至15MHz之間任何頻率，步進精度0.03Hz；通過標準時鐘可獲得標準時鐘頻率：0.5Hz、1Hz、4、8、16、64、128、256、512、1024、4096、32768Hz等19個頻率。

基于自動設計技術的自主設計配置：

1、DDS函數信號發生器。功能指標可參考以上“二、康芯DDS函數信號發生器”一節的KX_DDS6系統。

2、嵌入式邏輯分析儀�？衫幂d于DDS函數信號發生器中的嵌入式邏輯分析儀SignalTapII對實驗模塊進行實時測試，引導學生與工程實際0接觸。

3、兩個4位BCD碼和HEX十六進制碼發生器；12個高低電平發生開關、4X4控制鍵盤、4個沒有任何毛刺，及純凈的的單脈沖發生鍵。

4、16個發光管、兩個7段顯示的數碼、6個帶BCD/HEX16進制碼譯碼器的數碼管、4行X20字液晶屏。

5、USB-Blaster編程器一個、ByteBlasterMV編程模塊一個、AT89S51一片。

6、5功能智能邏輯筆一個：測高電平、低電平、中電平、高阻態、脈沖。

3類實驗項目：

1、利用傳統器件（如74系列器件）以傳統的方式完成數字電路實驗。KX_DG3提供完成所有此類實驗的平臺；

2、作為向自主設計平臺過渡訓練，利用QuartusII在FPGA上重復完成以上所有傳統數字電路實驗，但利用先進的時序仿真器來測試電路模型，包括競爭冒險現象等等（方法可參考科學出版社的《數字電子技術與數字系統》）；

3、利用DDS函數信號發生器、QuartusII、時序仿真工具、嵌入式邏輯分析儀SignalTapII、在系統讀寫器In-System Memory Content Editor等，實現自主設計，培養自主設計和自主創新能力。使學生在數字電路學習階段就能在原理認知、動手能力、實踐水平和創新意識方面較之傳統實驗方式的訓練有質的飛躍，為后期的學習打好堅實的理論與實踐基礎。

注，配備數字電路設計示例若干：電子琴；5歌曲演奏（梁祝、敖包相會、十送紅軍、采茶舞曲等）；頻率計；乒乓球游戲；交通燈控制；PWM等。

相關產品