系統配置:

★  下載模塊：

◆USB-Blaster JTAG編程下載器;

◆ByteBlasterMV編程下載器,能對不同公司的FPGA/CPLD和51單片機在線編程;

★   電源模塊：

◆內置電源，含標準+/-12V、5V、3.3V、2.5V，1.5V混合工作電壓功率輸出電路模塊；

◆過載保護開關電源；

★  顯示、接口模塊：

◆LED、數碼管、揚聲器；

◆10鍵，單鍵可輸出4位二進制，顯示為HEX形式；

◆可輸入最高達32位二進制數，以HEX形式顯示；

◆含12個可重配置實驗電平開關；2個其他用途鍵；

◆含掃描的智能譯碼電路模塊，直通非譯碼、BCD譯碼、16進制譯碼；

◆20X4字符液晶,4*4矩陣鍵盤；

◆步進電機，能進行步進細分控制實驗；

◆直流電機，含閉環轉速控制系統，光電脈沖計數，提供光電脈沖硬件消抖動設計；

◆數字溫度測控模塊；

◆完成圖象或文字顯示功能的VGA接口；

◆標準PS/2鼠標接口和PS/2鍵盤接口各1個；

◆CPLD3032接口模塊；

◆16個LED獨立控制端。

★   數模器件及存儲器模塊

◆含A/D和D/A器件及其接口；

◆含D/A與LM311構成的FPGA可控A/D設計項目模塊；

◆供DDS函數發生器用的幅度、偏移調諧模塊；

◆含有源濾波電路，供波形發生器的設計之用；

  ★  擴展模塊：

◆兼容模擬EDA器件含ispPAC器件適配板；

◆可增加DDS函數發生器接口；

◆外擴展IO口模塊；

◆CPLD/FPGA萬能接口模塊；

  ★ 時鐘源模塊：

◆含4組20MHz至1Hz標準頻率寬頻信號源；

  ★ 其它附件：

◆電源線、UART通信電纜、在系統下載電纜、擴展口連接線。

適配板型號GW3C40A：                              

★ 硬件資源：

◆  FPGA EP3C40Q240，約200萬門規模；約4萬邏輯宏單元；120萬RAM bit，是FLEX 10K10的2016倍；22對LVDS差分通道；252個9X9bit嵌入式硬件數字乘法器；4個鎖相環，可分/倍頻范圍：2kHz-1300MHz；8個差分專用時鐘通道。

◆  用于FPGA掉電保護配置器件16M Flash，10萬次重復編程次數，且可兼作軟核嵌入式系統數據存儲器；

     ★ 接口資源：

◆JTAG、AS下載口；

◆USB接口；

◆PS/2鍵盤、鼠標接口一個；

◆VGA口一個；

◆以太網口；

◆EPM3032A CPLD；

◆RS232串口1個；

◆SD卡接口，可接1-2GB Flash；

◆20MHz時鐘源（可倍頻到300MHz）1個；

◆語音采樣口；

◆立體聲輸出口；

◆MIC模擬輸入口；

◆高速時鐘口一個；

◆IO擴展口

◆字符、點陣液晶接口；

◆揚聲器一個。

◆超高速雙通道DAC及ADC板接口；

適配板型號GW_ADDA：                               

★ 硬件資源：

◆180MHz轉換時鐘率雙路超高速10位DAC

◆50MHz單通道超高速8位ADC;

◆300MHz超高速單運放2個;

◆專用時鐘輸入口；

DDS函數發生器型號KX-DDSM：                            

★ 功能說明：

此模塊可配置與本公司EDA/SOPC主系統相配，具體功能請參照第一節

    ★ 硬件資源：

 ◆180MHz轉換時鐘率單路路超高速10位DAC

 ◆300MHz超高速單運放1個;

 ◆Cyclone FPGA 1C3Q144，12萬門

 ◆掉電保護配置器件1M Flash

 ◆isp單片機8253；

  ★ 功能說明：

    GW48-PK2/4系統配套的全數字型DDS函數信號發生器模塊含FPGA、單片機、超高速DAC、高速運放等。既可用作全數字型DDS函數信號發生器，同時也可作為EDA/DSP系統及專業級DDS函數信號發生器設計開發平臺。作為DDS函數發生器的功能主要包括：等精度頻率計，全程掃頻信號源（掃速、步進頻寬、掃描方式等可數控），移相信號發生，里薩如圖信號發生，方波/三角波/鋸齒波和任意波形發生器，以及AM、PM、FM、FSK、ASK、FPK等各類調制信號發生器。GW48-PK2/4系統上可配有一個功能強大的DDS函數信號發生器。此信號發生器的主模塊，請瀏覽光盤里PPT“實驗系統說明“，PK4插于平臺的左上方圖2：35，PK2可插左上方或有。它必須結合插座45上插的20字X4行字符型液晶和插座47上插的4X4鍵盤，聯合使用，這是實驗的輔助測試和信號系統。由于此系統設計的操作較多，功能也較豐富。    可重構DDS函數信號發生器使用了有別于傳統模擬信號發生器和普通DDS函數信號發生器的更新換代理念。盡管普通DDS函數信號發生器同樣采用了數字頻率直接合成技術，有許多模擬信號發生器無法比擬的優點：頻率精度高、無量程限制、信號過度時間極短、波形精度高、不同方式和全程掃描特性好、調整功能強、全數字化控制、穩定可靠等等，但由于采用DDS專用器件，缺乏靈活性，功能受限于專用芯片的即定功能，不僅無法適應用戶許多特定功能的要求，就是不少專用功能也無法實現，從而在不少應用場合使用戶面對許多尷尬局面。這是因為任何一臺功能強大的DDS信號發生器都不可能總是滿足用戶，特別是通信系統或一些電子系統設計領域的用戶的需求，如一些特定編碼方式或調制方式的信號發生功能和解調功能等。      可重構DDS函數信號發生器基于EDA/SOPC設計技術及數控制振蕩器NCO/DDS、AM純數字發生器（注意，目前絕大多數DDS信號發生器的AM信號是靠模數結合，如使用模擬乘法器等方式生成的，因此在數字通信中沒有實用價值）、數字鎖相環等IP核，是EDA/SOPC技術高度發展的產物，它徹底解決了普通DDS信號發生器的傳統缺陷，而且整體功能和性能都有了質的飛躍。1、作為普通函數信號發生器，從技術的先進性、功能的完備性、使用的便利性及性能指標的優越方面看，此系統無論作為普通信號發生器，還是高檔函數信號發生器，都可謂當之無愧。2、作為應用電路模塊的開發系統。由于該系統是基于EDA技術和大規模高速FPGA，具有良好的重構功能，以及端口完善的驅動與保護特性，開發者大量的硬件模型和實用系統（特別是通信領域中的各類功能模塊）可以借助該系統，以及QuartusII、硬件描述語言等迅速開發出來。3、作為大學生電子設計競賽的實驗系統和開發系統。由于該系統中的許多功能都曾出現在歷屆大學生電子設計競賽的賽題中，且該系統的性能指標都超越了相關賽題中發揮部分要求的技術指標，而實現方法又十分類似（技術類型和軟硬件方面），所以無論作為培訓工具還是實戰開發系統，都可以幫助競賽者高效對付許多類型的賽題。因此，該系統同樣可作為畢業設計、學位論文、課余科技活動高效有力的開發工具。4、作為自主創新型實驗開發系統。創新就是原創，就是獨創，在電子領域就是設計出全新而又性能優良適用面寬闊的系統或功能模塊。創新是需要適當平臺（可行性環境）的，幾個74系列器件構成的平臺，顯然不如單片機系統，而單片機系統又不及嵌入式系統，但嵌入式系統在自主設計方面又不及SOPC/EDA技術。因為嵌入式系統中幾乎所有硬件模塊，從CPU到各種接口功能模塊都是現成的，開發者主要工作是在軟件方面，雖說可以在此平臺上有許多創新之作，但最重要的自主知識產權卻無法擁有，因為硬件的產權是屬于別人的。    顯然，創新不等于自主，只有創新而沒有自主，則很可能失去創新的價值和意義，從本質上看，便不能屬于真正的創新。而EDA/SOPC技術則解決了硬件設計、軟件設計和綜合設計的根本問題，從而也解決了創新和自主這一對矛盾，不言而喻，基于EDA技術的平臺將為設計者提供了最大可能的自主創新的平臺。功能模塊和信號通道：

（1）A通道。這里DDS函數信號發生器模擬信號輸出通道的A通道（此信號發生器可以輸出雙通道模擬信號），如正弦波信號等，幅度最大+/-10V，可通過電位器調諧。

（2）TTL信號輸出。此是DDS函數信號發生器的TTL信號輸出口。

（3）B通道。這里DDS函數信號發生器模擬信號輸出通道的B通道之信號口。如果需要得到B通道的模擬信號輸出，必須將此B通道口線與某一DAC的輸入接口，然后得到輸出信號。

（4）信號測試輸入口。即“TTL輸入”口�？梢酝ㄟ^DDS函數信號發生器測試此口輸入信號的頻率、脈寬、占空比等。數字調制信號和掃頻信號外部控制時鐘也可通過此口進入。

☆ EDA實驗項目：